高速信号PCB设计 发表于 2021-04-04 高速信号PCB阻抗设计要求 高速信号 阻抗要求 误差 走线 DDR 100Ω ±10% eMMC 50Ω ±10% PCIe USB 90Ω ±10% 差分 HDMI 100Ω ±10% eDP 90Ω ±10% 差分 MIPI 100Ω ±10% 差分 SDIO/SDMMC 50Ω ±10% 坚持原创分享! 打赏 微信支付 支付宝 本文作者: 陆宇 本文链接: http://blog.infonet.io/2021/04/04/高速信号PCB设计/ 版权声明: 本博客所有文章除特别声明外,均采用 BY-NC-SA 许可协议。转载请注明出处!